

卒業論文題目 三次元積層型集積回路内の無線接続に関する研究
学籍番号 0344161 氏名 山口 広
指導教官 新井宏之 教授
論文提出日 平成 19 年 3 月 15 日

集積回路技術は数十年にわたって発展し続けている。今後は人工知能、遺伝子解析、高度動画像認識など、大規模な処理能力が必要な場合には集積回路のさらなる性能向上が求められる。しかし、集積回路の性能向上に近年限界が見え始めている。その限界を打破する新しい集積化の構造として提案されているのが、集積回路を二次元平面上だけで集積するのではなく LSI チップを上下に重ねて配線する三次元積層構造である。さらに、LSI チップ間での配線をなくし無線接続を行うことでさまざまな問題が解決できる。LSI チップ間の無線接続の用途としては

- (1) 隣接したチップ間でデータの大規模並列処理を行うもの
- (2) 隣接チップに限らず離れたチップへも接続し、データ処理を行えるもの
- (3) 集積回路全体と通信を行い、システムの統制をとるもの

の 3 種類に分類する。今のところ先行研究で (1), (3) に用いる方法が提案されているが、本研究では (2) の用途で用いる無線接続の方法を提案する。それを先行研究で提案されている (1), (3) の方法と比較することで提案モデルが (2) の用途に用いるのに優れていることを示す。また、先行研究では考慮されていないグラウンドの確保も行う。

検討は、解析により 2 ポート間の伝達係数である S_{21} を主に評価して行う。

基礎検討として製作、測定することを考慮し設計した 2 素子モデルは 2.73[GHz] で共振し、 S_{21} の -3dB 帯域幅を 2.06[GHz]、比帯域幅は 75.5[%] を得ることができる。また、4 素子モデルでは素子間距離を $0.3\lambda_g$ 以上にすれば S_{21} はほぼ変化させずに S_{41} を -30[dB] 以下に抑えられることを確認できる。さらに 4 素子モデルを製作、測定し、上下素子間の共振を確認している。

実際に集積回路内で接続することを考慮したモデルでは、先行研究で提案されているダイポールアンテナと比較し、高抵抗シリコンではシリコンチップを複数枚越えた接続においても高い S_{21} を得られ、(2) の用途で優れた特性であることを確認している。